- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDR2 clock问题
录入：edatop.com 点击：
一般的MMU都有CK多组差分的CK信号，我看了有时候所有的ram只用一组时钟，而有时每个ram都用各自的一组时钟，我查了下JESD79-2F也没具体描述，求指教
ddr2槽是3对时钟
ddr2芯片有一对时钟的，2对时钟的。需要根据主控制器决定。
为什么，他那个时钟差分要设计在中间呀！很不好出线！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：关于原理图中各个“地”的符号问题
下一篇：热烈祝贺ConceptHDL开版，请管理员将 allegro论坛的相关内容转过来
