- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro Design HDL原理图中的告警
录入：edatop.com 点击：
查看tools->markers->packager
可以看到以下告警信息
WARNING(SPCODD-357): The VCC3V3_OSC signal in the property POWER_GROUP=VCC=VCC3V3_OSC of the instance @ISHDT_LIB.ISHDT(SCH_1)AGE5_I25@XXXX_LIB.XXXXX_MODULE(SCH_1)AGE14_I113@XXX_INTERFACE.DS90LV017(CHIPS) is not global or is not present in the design.
Add the signal name to the POWER_GROUP property for the instance or declare the signal as global.
电源网络这个是啥告警呢?使用的是那种没有电源管脚的原理图符号，电源 地是在属性里填写的那种。
可以看到以下告警信息
WARNING(SPCODD-357): The VCC3V3_OSC signal in the property POWER_GROUP=VCC=VCC3V3_OSC of the instance @ISHDT_LIB.ISHDT(SCH_1)AGE5_I25@XXXX_LIB.XXXXX_MODULE(SCH_1)AGE14_I113@XXX_INTERFACE.DS90LV017(CHIPS) is not global or is not present in the design.
Add the signal name to the POWER_GROUP property for the instance or declare the signal as global.
电源网络这个是啥告警呢?使用的是那种没有电源管脚的原理图符号，电源 地是在属性里填写的那种。
Add 一个 电源symbol，在Attributes里将 HDL POWER 设置为VCC3V3_OSC，若没有这个属性直接手工添加
将一段wire连接到其上，对wire单击右键若出现 signal VCC3V3_OSC\g，OK！
你已经成功的设置了一个global net：VCC3V3_OSC
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：各位大大好，想請教OrCAD與市面上軟體的相容性問題
下一篇：cadence 16.3为什么同一个网络名有时候只能查到到一部分？
