易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Orcad技术问题 > cadence capture导出网表出错

cadence capture导出网表出错

录入：edatop.com 点击：

cadence capture导出第一方网表时出错。看了日志。也没看明白。

可以上传一下LOG文件，这样大家才能帮你分析问题

樓上說的對極了，沒有 LOG 怎麼分析呢?

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：orcad栅格如何设置
下一篇：Allegro16.3 Design entry HDL 输出BOM 问题

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行