- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
关于HDL导网表时候的问题
录入：edatop.com 点击：
小弟在导网表的时候，原理图单独打包都没有问题，可是update pcb这一步会出现error，问题在图片，有没有各位大师遇到过或者知道这是什么情况，小弟在此感激不尽
就是在这一步遇到的问题，一直在纠结这个问题， 望各位前辈有遇到货晓得问题出在哪，小弟感激不尽，谢谢
原理图打包时勾选下图中的选项。
这个好像点不了，是灰色的，我一开始也以为是这个问题，后来发现不是这里的问题
请点击一下update pcb,再点.
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：ORCAD16.6的元件复制问题
下一篇：關於toolbar
