- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
Capture CIS整合VerilogHDL有什么用？
录入：edatop.com 点击：
Capture CIS整合VerilogHDL有什么用?小弟一直在思考这个问题！VerilogHDL对于电路的描述有什么作用！
只是提供了一个集成环境，用于Logic Design的输入，本质上vhdl ,verilog和画原理图起的作用是一样的
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：capture cis怎么把原理图里的零件放在自己的库里？
下一篇：Orcad Capture里右击元件edif part灰色，无法编辑
