- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
capture原理图生成网络表出错原因分析
录入：edatop.com 点击：
我用capture画了个原理图，加上封装，生成网络表时formatters选用padspcb（用pads2005 layout），结果提示Netlist formatter reported errors ——check session Log。生成asc文件为空的，请问是什么原因。在线等，谢谢
DRC检测没有问题。以前我碰到封装不对或者没有加上封装也不会出现格式不对的问题呀。
怎么没人?
学习中……
d
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：我想找个师傅
下一篇：寻可上门做PCB Layout的兼职工程师
