- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
p&s error
录入：edatop.com 点击：
我在做电源层的敷铜的时候老提示一个错误，提示shape和pin的约束错误，在哪里修改让其满足要求啊?
是静态铜的话，执行一下MANUAL VOID。
2# deargds
执行这个命令的目的是什么?或者其什么作用啊?
是不是我做焊盘的时候有做的不对的地方，我自己没有检查出错误来啊。
就是执行避铜操作，你也可以使用动态铜。
不是这个原因，我试过了，没有作用。
那就手工避让吧！
7# 旅客
你更牛！
错误还在寻找中！
plane层敷铜的时候只能用动态吗?上面的问题在使用动态铜的时候没有问题，但是当我将动态转为静态的时候，问题就出现了，很郁闷，为什么啊?还有就是固定孔做的时候怎么设定啊?是将其连接到gnd?怎么个做法?
PLAN层当然可以敷静态铜了。如果只是个别的过孔是这个问题，手工避让也未免的不是一个办法。可以先在原理图中添加固定孔网络，然后导网表，也可以直接修改网表在导入ALLEGRO。
10# changxk0375
这个方法不错。
你用的正片还是负片?
负片应该不会那样
12# superlish
是负片。但是正负片的区别不是就是Thermal pad显示的区别么，还有其他的区别?
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：现在没有签到区了吗？
下一篇：寻求高人指点两个CMOS摄像头的连接器问题！
