- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
用design partition功能后出现DRC问题？（高手那里去了？）
录入：edatop.com 点击：
在使用15.7或者16版本的design partition功能，在各个部分完成然后在import各个部分后，在之前每个partition的交接等处会出现如下图的L/L DRC，还有那个正方型的断点，RUN DRC后还存在，请高手解决！谢谢！
高手何在啊?救救我呀！
先问一句，你的放点的两端是不是2个不同的人设计的，最后连接到一起的?或者说本来没有连接到一起，是总设计将其中某一节删除掉，重新布的线?这个我在模块设计中遇到过，方形点代表不同的设计模块的线连接到一起的界限，电气连接特性上是没有影响的。至于你的DRC问题，我猜测是2个不同的规则导致，check一下你们的规则是不是一样。
回楼上的，是两个不同的人设计的，但是在分割之前，这些线是已经接上的，各个部分的设计人员只处理文字，并没有动到线和VIA；还有就是主图总设计这边没有进行任何的动作，只是等各个部分设计好后，在把所有的partition都import后就出现该DRC了。
来人解救呀！
可能是格点问题，稍微推挤一下DRC就会消失。至于节点没有太大关系
没遇到过这种情况，也模拟不出来，帮顶一下。
你再画一个partition （记得DRC都在区域内），然后再输入看看。
手动在DRC处走一下线,就走一个格点的距离也行,随便走一下试试.
还在期待高手解救中。
我还在迷茫当中，等待高手出手解救~！
我还在迷茫当中，等待高手出手解救~！
这些线有没有设置GROUP属性?
试下用SUB-DRAWING
把drc report 贴出来
