- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
再问一个铺铜的约束问题
录入：edatop.com 点击：
有一块要求将几个管脚用大片铜连在一起，如果用动态铺铜的话就变成了图一的形式（shape的约束是0.2mm space）,如果没有约束的话则铺地的时候全都连在一起了。
没约束肯定不行，可是有约束，又无法将这几个管脚连在一起。也尝试用出的trace连，可是太难看了。
如果用static方式的到时可以，可是出现了DRC符号.
该怎么办呢?
没约束肯定不行，可是有约束，又无法将这几个管脚连在一起。也尝试用出的trace连，可是太难看了。
如果用static方式的到时可以，可是出现了DRC符号.
该怎么办呢?
点shpe select命令钮，点击那块铜箔，右键parameters....>>然后在thmermal relief connects中找相应的pin选上full contact就ok
比如你这个是属于SMD PIIN
谢谢，领会意思了
这种焊盘铺大片铜箔会有问题吧，看你的焊盘间距比较小，一般SOLDERMASK板厂最小做到7MIL,如果铺大铜箔，会造成吃锡面过大而虚焊。
所以，还是引线，线宽不要超过PIN宽。
两种方式都要吧，对了，为何要全铜啊?还可以在内部的IC下连通吧！
关键遇到这种问题如何解决 上面说的我也领会了
,en
:D
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：小弟新手，学哪个版本好
下一篇：调整板子板框出现错误
