易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 约束里面的**代表什么意思啊

约束里面的**代表什么意思啊

录入：edatop.com 点击：

如图所示

拿VIA TO PIN来说吧，这个表示在不同的层面约束值不一样，比如说可能在top层是8mil，内层走线是6mil

LS还能讲详细点不?

就是说没一层设置的约束的值不一样不能统一显示所以用**代替

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：brd文件里mm单位能换成mil吗
下一篇：怎么去除artwork生成的gerber中的信息？

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行