- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教大家关于fpga和sodimm布线问题
录入：edatop.com 点击：
最近在搞一块板子，用fpga控制sodimm内存条，遇到一点问题，布线的问题。
sodimm的引脚间距很小，我设置的焊盘间距是10mil，而我从fpga出的线选择8mil或者6mil，这样无法从sodimm的两个焊盘之间穿过，所以远离fpga那一侧的线就不得不打孔，不知道这样会不会有影响，或者影响大不大。需不需在对称侧的线也打孔补偿。我从来没搞过布线，实在不会了，请大家赐教。我希望sodimm可以跑到400M的数据率，时钟200MHz
sodimm的引脚间距很小，我设置的焊盘间距是10mil，而我从fpga出的线选择8mil或者6mil，这样无法从sodimm的两个焊盘之间穿过，所以远离fpga那一侧的线就不得不打孔，不知道这样会不会有影响，或者影响大不大。需不需在对称侧的线也打孔补偿。我从来没搞过布线，实在不会了，请大家赐教。我希望sodimm可以跑到400M的数据率，时钟200MHz
图中红线标出的是fpga出线的部分
打孔了，只要保证一根线不多于两个孔就好。可以参考一些工板。
请问你的意思是说同一组里面的，比如dq0-dq7，一部分线不打孔，一部分线打孔，没什么太大影响是吧，前提是不要多于两个孔
我们公司BGA都是打孔出来的
我的意思是这样的，有些信号线是从bga的外圈出来的，所以不用打孔，有些就要打孔，这样会不会“不统一”
一般布陷规范上会有VIA的限制,具体可以参考下器件官方的布线规范啊,实在你不相信你 就仿一下,做下SI分析嘛
唉，我要是会仿真就不出来问了，而且时间也不够了，第一次搞这么大的板子
不要超过三个孔都不会有问题的.
多谢你了
多谢大家帮忙
LZ还有上论坛吗?有内存条的封装吗?
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：画线时突然无法设定为大图标
下一篇：请教一个报错问题。
