首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 关于wiring的几个约束的含义

关于wiring的几个约束的含义

录入：edatop.com 点击：

在Constraint Manager 中的Net>Routing>Wiring中，、Stub_Length、Max_Via_Count、Max_Exposed_Length，
Stub_Length指的是不是当这条线打过孔的时候最短的长度?
Max_Via_Count是不是这条线上最多的过孔数?
Max_Exposed_Length是不是暴露在TOP层的最长长度?这3个约束能这样理解么

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：C@dence.SPB16.20.winnt.Hotfix.006 下载
下一篇：求助:在Allegro里铺了铜后再修改线有什么好的方法

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

Cadence SPB 16.x原理图和PCB培训套装
Cadence Allegro 16.x PCB设计入门培训
Cadence Allegro 16.5 PCB设计实操培训
Orcad/Allegro 原理图和PCB设计详解
Mentor EN2004原理图和PCB设计培训教程

PCB设计栏目

Cadence Allegro培训
Mentor EN2004培训
Cadence Allegro教程
Allegro PCB设计问答
PADS文章教程
PADS技术问答
PCB设计文章
PCB技术问答
CAM工程

频道总排行

如何显示管脚的网络名,修改字体大小
allegro元器件不能选中
步线时如何不自动捕捉焊盘中心点
Allegro中通孔焊盘需要助焊层(PASTEMA
求教：怎样在allegro里把PCB板整个旋转
cadence 里怎么才可以用低版本打开高
网表导出出错 netlister failed，咋办
复用时出现 dummy net 问题时的解决
大家怎么看Allegro这个问题？怎么解决
请问PADS LOGIC里面可以批量更改元件