- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
如何在设计中使用两种约束规则?
下图中的两片铺铜,蓝色高亮的是3.3V,黄色高亮的是1.2V,我想让3.3V的铺铜与via过孔的air gap大一点(用MYRULES约束规则)为15mils;而1.2V的铺铜与via过孔的air gap保持6mils不变(用DEFAULT约束规则);
图是我随手画的,只为表明我的问题,我其实就是想在布线的时候 对不同的区域用不同的约束规则布线,有没有高人知道该如何实现?小弟先感谢了!
高手帮忙啊,这个问题还蛮棘手的哦
在设置中不同的区域用不同的规则就行了。
画个area区域就好了
首先设置spcacing rule set/Attach property,net你要隔离15mil的VIA,
然后选择set value添加一个myrules,设置下列参数。
再选择Assignment table 指定你添加的参数 就OK了!
感谢vencent_xiao和jack185185的解答,可是我试了一下,还是没弄好啊……
能不能麻烦说得再详细点?
vencent_xiao:你说的area是指的constrain area么?我想知道具体怎么样在不同的area使用不同的约束条件……
jack185185:你说的“首先设置spcacing rule set/Attach property,net你要隔离15mil的VIA,EDA365”怎么弄啊?我点击了Attach property,net后还要怎么操作?“你要隔离15mil的VIA”是什么意思?怎样做?
再次有劳各位了Orz!
1. spcacing rule set>Attach property
net指定3.3V, 如图的VDDàSP-3V
2. Assignment table
指定SP-3V的参数为MYRULES
学习了!谢谢
再次感谢大家,你们的回答使我能够继续钻研allegro!
谢谢楼上的ymf2529,按照你的方法试了下,解决我图中Shape To Via的air gap问题是可行的
你的解决办法用Attach property,net-->VDD是根据net标号区分的,就是不同的网络用不同的约束条件;
但是,我想要在不同的区域中用到不同的约束条件,即一个网络标号的信号线(如net为CLK的),分别在不同的区域(如在3.3V铺铜区和1.2V铺铜区)用不同的约束条件?
对于我在一楼所贴的图具体来说:
假如那段水红色和蓝色的走线是net标号为CLK的走线,蓝色高亮的是3.3V铺铜,黄色高亮的是1.2V铺铜,我想让3.3V的铺铜与via过孔的air gap大一点(用MYRULES约束规则)为15mils;而1.2V的铺铜与via过孔的air gap保持6mils不变(用DEFAULT约束规则);
我想控制CLK在两个不同区域里走线时的约束条件如何控制?是不是要设约束区域?不同的约束区域(area)怎么设置不同约束条件(DEFAULT和MYSULES)?还是希望有高人能说一下
再次拜托大家,给解答一下啊
直接设置铜皮属性。
分别将CLK、3.3V、1.2V各设定不同名称,如:SP-CLK、SP-3.3V、SP-1.2V
再将不同属性名称于Assignment table,分别指定参数
此是指针对各net群组间的space
1. Constraint areas>Add> 画一范围
2. Attach property, shapes…> 指到刚画好的shape
Value: 输入一名称, 如: 3.3V
3. 再针对此area,指定参数
哈哈,明白了!
感谢ymf2529哦你还编辑了图片,解释的很清楚,谢谢!
没有那么麻烦
选中你要设置的shape
选择parameters在里面有clearance属性,修改其值就可以了
Cadence Allegro 培训套装,视频教学,直观易学
上一篇:请教移动物件问题
下一篇:希望高手解答一下,实在难!