• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 这个约束代表什么含义啊?

这个约束代表什么含义啊?

录入:edatop.com     点击:
RT大家看一下


这个不是约束吧?
是因为你的封装 是网上下的吧……

网络来源的路径

导网表时就有的,不是属性,是用第一方网表导进allegro才有的,可以不用关心

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:请问这样的线怎样设置规则
下一篇:16.2的显示问题

PCB设计培训课程推荐详情>>

  网站地图