- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro 出artwor是遇到怪问题，请帮我看看谢谢！
录入：edatop.com 点击：
使用allegro15.7出RS274X时出现问题
其它层据正常 但是GND和VCC层 怎么会有多余的一块了 比outline还要大 如下图所示 是哪里出错了?请指点 谢谢！
我的GND层 设置为
via class/gnd
pin/gnd
etch/gnd
Anti Etch/gnd
board geometry/outline
其它层据正常 但是GND和VCC层 怎么会有多余的一块了 比outline还要大 如下图所示 是哪里出错了?请指点 谢谢！
我的GND层 设置为
via class/gnd
pin/gnd
etch/gnd
Anti Etch/gnd
board geometry/outline
Anti Etch画线画大了?禁止布线区没做?
等高手解决了，我也学习下。
GND和VCC我没有禁止布线层的 第一次做板子 请大家多帮助 谢谢了
我在书上看到说：每层都应画route keepin吧，没遇到过。等待佳音。
小编找到解决方案了吗?
没找到啊 我的GND和VCC出的是负片 出正片时没有多余的那块 期待有高手能帮忙了
已经找到答案 GND和VCC层中的大面积为 photoplot outlines 因为出的为负片 所以有显示
还有一点不太明白 我的 GND和VCC的Available Flim 中没有添加 photoplot outlines 出gerber时为什么还是会出现了?最后感谢4楼 5楼热心朋友的关注
274x出正片，不需要Anti Etch吧
没有添加photoplot outlines到FILM，但只要有画在板子上就会出现。
楼上正解
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：跪求主板，笔记本设计资料！
下一篇：allegro 原点问题
