- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDR2或DDR3布线问题
录入：edatop.com 点击：
大家好 我现在使用软件画一款ATOM凌动处理器的主板，问一个比较菜鸟的问题以前没有画过高速板。DDR2或DDR3布线时是不是所有的线
（DQ[0:31] ADDR[0:15] DM[0:3] DQS[0:3] CKP CKN CKE CS ODT RAS CAS WE BA[0:2]）都要等长? 谢谢各位了
（DQ[0:31] ADDR[0:15] DM[0:3] DQS[0:3] CKP CKN CKE CS ODT RAS CAS WE BA[0:2]）都要等长? 谢谢各位了
呵呵
没做过你也敢做啊
看看INTEL的资料吧
分组与CLK匹配的
DATA有八组线才对啊
这些信号线都有等长要求。
CMD、ADDR用clk锁存，所以它们之间要匹配，等长就可以；DQ、DM用DQS锁存，它们之间进行匹配，也要求等长，并且数据信号分组，组内等长要求和组间有差别；
另外需要注意分割，拓扑，端接，间距对信号完整性的影响。
（ddr3不知道。）
MENLOW 不是DDR3吧?
