- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
急！更新网络表出错了
录入：edatop.com 点击：
修改了一下原理图，重新导入logic，就报出如图所示错误了，怎么办?
不敢画，怕把画好的都丢了。
惊奇，问题解决。由于在原理图里删除了两个零件，在Place changed component改为If same symbol就好了。不知这三个选项分别是什么作用，还请高手帮忙解释，谢了！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：关于constraint里面设置的小疑问
下一篇：怎么直接修改PCB
