- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
如何实现创元件封装包含禁布SHAPE区
录入：edatop.com 点击：
在晶体下不铺地,我想在创晶体封装时在晶体封装丝印边框等大的禁布SHAPE区,如何实现?发现ALLEGRO只有禁布走区的设置和禁布VIA区的设置,没有禁布SHAPE的工具,可否用SKILL程序实现?
都用的是禁止走线设置，走线有drc就wave掉
你是指表层还是内层呢，
Allegro中，禁止布线就禁布了铜皮。实际上铜皮和线都是一个性质。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：PCB露铜的问题
下一篇：xnet 名字怎样把握？
