• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > allegro 16.2 约束设定

allegro 16.2 约束设定

录入:edatop.com     点击:
版本:allegro16.2 p005(v16-2-57E)2008/10/14
设置relative delay不起作用,但是设置min/max delay就起作用,大家有没有遇到过这样的事情?

看看

刚学习。

kankan

setup——constraints——modes
你看看哪些选项打开了

在那cmgr里面analyze下面有一个mode调整里面勾选就可以了。

16。2的是这样的,与以前的版不一样了

俺也是用不惯16.2,习惯15.7

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Allegro原理图设计时候出错~~~
下一篇:cadence 16.2 capture 有 bug

PCB设计培训课程推荐详情>>

  网站地图