• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 怎么样简单实现电源层内缩20H

怎么样简单实现电源层内缩20H

录入:edatop.com     点击:
电路板有个20H原则,以前在画板的时候没考虑到,都是用anti-etch,根据route keepin,然后edit->split plane
     现在想实现这个20H,不知道怎么做方便,望做过的告知,谢谢!
     edit->split plane只是根据route keepin边框来铺铜的,没有offset多少mil的选项;zcopy有offset的选项,不过zcopy在铺整片铜时好用,直接在offset那里填上距离就可以了,但电源层是被anti-etch划分了很多块的,zcopy好像不适用,希望高手指教,谢谢

沿板边画一个20mil的ANTI ETCH就行了

先compose shape,再ZCOP就搞定了

我想请问一下上面的仁兄,具体怎么操作,我折腾了好大一会,还是不会弄。
ZCOPY是一整块铺铜,compose shape好像也差不多吧,能不能具体点,贴几个图上来看看,谢谢!

很不错的,我正在找这方面资料呢?

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:大家好,谁可以给个CADENCE的下载地址?
下一篇:allegro仿真后驱动波形很差

PCB设计培训课程推荐详情>>

  网站地图