- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
使用allegro中总结的问题
录入：edatop.com 点击：
用allegro快2年了，积累的一些问题，与大家共勉
1，铺shape后最好当时要修好，要不然最后会修死人，而且不一定每个都修道，（曾经出过N多viod的shape，被骂，从此牢记）
2，导入outliine以后，删除idf_owner的属性，要不然根据outline做的anti-etch,soldmask,panel等在重新导入emn后会全部飞掉。
3，在subdrawingBGA或者IC之类的零件的时候，我们show element做的list会包含诸如U1.CI,U1.R11等pin脚的属性，在用list导入零件的时候会将所有C1，R11之类的零件全部导入。解决的办法是将list吃到excel，筛选出只有RefDes的list，
4，移动零件的时候，鼠线不见了，勾选Ripup etch或者全部不选可以解决这个问题
5，在用move/mirror geomerty的时候勾选userpick，不然达不到mirror的目的，
6，在gnd做anti-etch时候选用45°角画anti-etch，即使他是方形的，如果用90°画，最后铺出的shape在拐角的地方也会是90°
7，排文字的时候需要要用到字母，为了避免使用过程中重复使用，最好将字母一字排开，再一个一个使用，不过最后记得要把版外没用的字母删除。特别记住这些文字在bottom层的时候要mirror
8，在CM设置了neck mode，但是实际走却没有，检查在设置physical type的时候结尾是否是数字
9，内层普通最好不要动态静态变来变去，应为有时候铺出一个带viod的shape，变成动态的时候就不受anti-etch控制，能和viod中的shape多近他就会靠多近，虽然不影响出图，但是不轨范
10，在个人环境变量的file-management下建立相关的文件夹，会使各种类型的文件管理很方便，但是有时候需要相关的log文档与board file在同意文件夹，需要手动取出。
11，在rename中，勾选rename all components，则强制rename所有零件（hard_locate除外），如果不够选，则只有rename 带有auto_rename属性的零件
12.allegro文件不能有空格或者汉字，否则打开的是空版，如果存在小数点，可以打开board file，但是可能在打开CM或者SigXplorer的时候弹出错误，而且弹出的错误千奇百怪，让你无法追溯源头。
13，用quick place调出零件的时候，零件摆到一般可能不动了，库也是正确的，可以考虑是不是plotoutline太小了，画大点试试。
14，shape/edit boundary可以editshape的所有boundary，而不仅仅是最外面的boundary。
1，铺shape后最好当时要修好，要不然最后会修死人，而且不一定每个都修道，（曾经出过N多viod的shape，被骂，从此牢记）
2，导入outliine以后，删除idf_owner的属性，要不然根据outline做的anti-etch,soldmask,panel等在重新导入emn后会全部飞掉。
3，在subdrawingBGA或者IC之类的零件的时候，我们show element做的list会包含诸如U1.CI,U1.R11等pin脚的属性，在用list导入零件的时候会将所有C1，R11之类的零件全部导入。解决的办法是将list吃到excel，筛选出只有RefDes的list，
4，移动零件的时候，鼠线不见了，勾选Ripup etch或者全部不选可以解决这个问题
5，在用move/mirror geomerty的时候勾选userpick，不然达不到mirror的目的，
6，在gnd做anti-etch时候选用45°角画anti-etch，即使他是方形的，如果用90°画，最后铺出的shape在拐角的地方也会是90°
7，排文字的时候需要要用到字母，为了避免使用过程中重复使用，最好将字母一字排开，再一个一个使用，不过最后记得要把版外没用的字母删除。特别记住这些文字在bottom层的时候要mirror
8，在CM设置了neck mode，但是实际走却没有，检查在设置physical type的时候结尾是否是数字
9，内层普通最好不要动态静态变来变去，应为有时候铺出一个带viod的shape，变成动态的时候就不受anti-etch控制，能和viod中的shape多近他就会靠多近，虽然不影响出图，但是不轨范
10，在个人环境变量的file-management下建立相关的文件夹，会使各种类型的文件管理很方便，但是有时候需要相关的log文档与board file在同意文件夹，需要手动取出。
11，在rename中，勾选rename all components，则强制rename所有零件（hard_locate除外），如果不够选，则只有rename 带有auto_rename属性的零件
12.allegro文件不能有空格或者汉字，否则打开的是空版，如果存在小数点，可以打开board file，但是可能在打开CM或者SigXplorer的时候弹出错误，而且弹出的错误千奇百怪，让你无法追溯源头。
13，用quick place调出零件的时候，零件摆到一般可能不动了，库也是正确的，可以考虑是不是plotoutline太小了，画大点试试。
14，shape/edit boundary可以editshape的所有boundary，而不仅仅是最外面的boundary。
hehe,不错，你总结的问题也是千奇百怪的。
加油。
10，在个人环境变量的file-management下建立相关的文件夹，会使各种类型的文件管理很方便
不知这个怎么操作?
果然千奇百怪的问题。
TO；10，在个人环境变量的file-management下建立相关的文件夹，会使各种类型的文件管理很方便EDA365论坛网站|PCB论坛网|PCB layout论坛|SI仿真技术论坛( c+ E8 Z. X7 J, g; u
不知这个怎么操作?
比如最后出art文件的时候，最后会生成一堆art文件，如果你设置file-management中的ads_sdart的值为art，在生成art档案的时候，系统会自动建立一名叫art的文件夹，并将所有生成的art档案归类到art中，同理ads_sdlog, ads_sdreport
支持原创，呵呵
支持原创，呵呵
哈哈，LEGEND，支持原创
哥...我顶你...
大家可以看看
额 大哥 您没引用我的回复 大半年了 我才看到
支持原创,谢谢分享
顶！
好经验
当年我年少无知，这么多年过去了，还得回去纠正下@~@
