• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 诚请帮助,由原理图生成网表时出现的问题

诚请帮助,由原理图生成网表时出现的问题

录入:edatop.com     点击:
如果使用自建的元件库,从cadence输出网表,需要对程序进行怎样的设置呢?
我的情况是这样的。
我初学,用最简单的原理图,电容、电阻(都是自建的库,part properties中footprint是0402,有0402.pad和0402.psm文件),生成netlist。结果,出现下面的错误,
#1
WARNING(304) Device/Symbol check warning detected.

Unable to load symbol '0402' for device 'C100NF_0402_100NF': Couldn't find padstack: SHAPE50X55

看起来是,找不到封装0402。我对pcb editor中的user preferences做了下面的设置,

config path:

Aptpath, art path, clippath,devpath, draauditpath, ncdpath, scriptpath, wizard_template_path, xtalk_table_path

和design_paths

Modulepath, padpath, pcell_lib_path, psmpath, techpath, tilepath, topology_template_path。

各位高手,有劳了!

你的0402用到了SHAPE50X55,但是路径没指到SHAPE上。

多谢!但是我能用package editor 打开这个封装,图形显示正常。真希望能有人当面指点,付报酬也行啊。

啊。好像是这个问题!多谢指点!

Device/Symbol 没有路径· devpath没有设置路径·没一个封装器件应该4个文件组成,txt,dra,psm,log,如果是焊盘还有一个pad文件!

padpath, psmpath,

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:allgero 安装孔接大地
下一篇:Capture CIS 16.2 问题

PCB设计培训课程推荐详情>>

  网站地图