- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
大家有没有遇到过allegro16.2 orcad无法生成网表的问题？
录入：edatop.com 点击：
rt,点生成网表后就没有反应了。怎么搞的呀?
应该有LOG可以看 看有什么提示
没有提示，下面的log记录都是空的，不只是这个，啥log都没有
上次偶从ATMEGL网站上下载的他们的arm的官方文件，都不能从原理图生成网标，导致PCB无法同步。最初提示是缺少封装之类的，或是封装名称有非法字符，所以我从PCB查找好封装名字，重新输入到原理图中，好几百个零件呢，都改完后一生成网表软件就挂。感觉好像软件有设置项，可以禁止生成网表
遇到同样的问题啊，怎么解决啊?
我都也是一样，在WIN7下，XP下OK的
我也遇到同样的问题,PCB正常,就是不能生成网表,是WIN7正版软件.在盗版的WIN7软件下面是正常的 不知道怎么回事
终于可以生成网表了
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：学习Cadence的笔记（四）-2010.3.8
下一篇：菜鸟的问题--网表的导入
