allgero布线完成以后，如何检查网络表？

我用allegro画pcb，已经布完板子了，现在想检查以下，
1  是否所有的器件都已经链接到网络上，有没有专门的操作可以检查?
2  我想用pcb生成一个网络表，用cadence生成一个网络表，然后对比，看是否相同，如果相同，证明pcb的网络已经全部链接上，没有漏掉的，而且都正确，请问是否有这样的操作，99se中是有这种操作的！

用summary报表可以看

在setup/drawing option那里就可以看啊

好像有个report-unconnect pin，是不是说，如果unconnect中没有显示未链接的pin，就说明所有的网络都连上了?

在display\status就可以看到零件是否全部放置在板子上，是否有未連接的net存在，點前面的小方塊，就可以看到具體的錯誤信息的

    display里面没有status啊！
我用的15.5，不知道是不是因为版本问题

    这个是可以看到，但是很不具体，能知道是否链接完全，但不知道那个没链接上

后来我找到一个report的菜单，可以检查出unconnect pin，还算比较全

    你用的是15.5版本是吧，这个地方显示的很完全啊，有显示你有没有没放进来的零件，和没走完的线，还有关于铜模是不是有孤岛，和DRC的问题，在15.5出gerber以前，这里是很重要的检查标志。