• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 生成网络表时出现错误

生成网络表时出现错误

录入:edatop.com     点击:
大家好我是个新手,生成网络表时出现pleace refer to session log or nestlist.log for details是怎么回事呀

把日志放上来

请问楼上的大哥日志是个什么东西呀,我是个超级新手呀

生成netlist时屏幕左下角的session log

我看了日志有一大堆错误,谢谢指导了,原来我都不知道

我也是同样的错误,但是我怎么找不到“生成netlist时屏幕左下角的session log ”

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:ARM9+DDR2,有必要做阻抗匹配吗
下一篇:请问下怎么样把断开的line连接成一条line

PCB设计培训课程推荐详情>>

  网站地图