• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > Allegro 16.3中的Fpga System Planner问题

Allegro 16.3中的Fpga System Planner问题

录入:edatop.com     点击:
用SHOOTERS的完美破解,没有该license显示是DEMO,请问谁有办法。

可以自己添加 log文件中可以找到feature

这个是怎么搞?
能否详细说明下!

自己加了Feature,工作了

如何添加呢?感觉allegro里面,管脚交换真不好用。想试一试fsp。

怎么自己添加 log文件呢?

[转}Allegro 16.3中的Fpga System Planner DOME问题的解决办法--原创ymlei
打开Cadence LicenseManager下的License文件,添加一下段落:
FEATURE OrCAD_FPGA_System_Planner cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
        F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
        0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
        SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
        32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
        2E5A 60E1 1FEF DE6A"
FEATURE Allegro_FPGA_System_Planner_L cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
        F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
        0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
        SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
        32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
        2E5A 60E1 1FEF DE6A"
FEATURE Allegro_FPGA_System_Planner_XL cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
        F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
        0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
        SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
        32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
        2E5A 60E1 1FEF DE6A"
FEATURE Allegro_FPGA_System_Plan_GXL cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
        F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
        0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
        SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
        32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
        2E5A 60E1 1FEF DE6A"
FEATURE Allegro_FPGA_System_2FPGA cdslmd 16.3 permanent 999 SIGN="092F DBD8 \
        F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 32A9 A98F 8BC0 1BEB \
        0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F 2E5A 60E1 1FEF DE6A" \
        SIGN2="092F DBD8 F7BA EC9D 51E5 453C 93A1 D63D 0BC7 3126 8493 2C23 \
        32A9 A98F 8BC0 1BEB 0F0F 5C63 6933 5B61 613F 0CFB 235B 9C1B B39E 274F \
        2E5A 60E1 1FEF DE6A"
然后启动lmtools 工具,在start/stop/reread 先 stop server 再start server OK.

强,没用过这玩意

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:分割地层时出现的问题
下一篇:奇怪了,拉线时,无法链接到聘上?

PCB设计培训课程推荐详情>>

  网站地图