allegro导入网络表时出现如下error,请问是怎么回事？

我用capture画的原理图，allegro导入的时候出现下面问题
我确认了以下两点：
1  原理图的网络表中只有字母，数字，下划线，没有其他的
2  原理图上的封装都有allegro库，而且可以手动导入brd文件内

错误报告如下：
------ Oversights/Warnings/Errors ------
illegal character(s)
------ Summary Statistics ------
#1   ERROR(102) Run stopped because errors were detected
netrev run on Apr 11 10:41:37 2010
   DESIGN NAME : 'FPGA板'
   PACKAGING ON Apr  6 2004 19:58:38
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  1 errors detected
No oversight detected
No warning detected

illegal character(s)

cadence 对中文不支持！
注意：“FPGA板”！

支持楼上的！

支持以上所有的，不支持中文名字！

学习了

是的，我前些天开始学的，结果就因为用了中文名，导致不能导入网表，后来改了名才行了的，支持！