• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > cadence16.2 Orcad Capture CIS制作原理图符号时的一个小bug

cadence16.2 Orcad Capture CIS制作原理图符号时的一个小bug

录入:edatop.com     点击:

新建part
添加第一个引脚,


添加第二个引脚


这时如果在点击OK前,当前界面切换到其他地方,比如看datasheet,再回来点击OK,则结果如下所示:
[


添加的并不是OUT脚,而是按自动递增功能添加了,IN,2脚,
不知道是bug还是其他原因,这样的不便处是添加引脚过程中不能看datasheet

我觉得你输入3之后应该点一下对话框其他地方,以表示确认,不然,你去看DATASHEET后回来直接点击OK,系统可能认为你没有确认3,自然自动添加引脚2了

试验过了,问题依旧,不知道是我的个别问题还是大家的都有这个问题

顶下哦咯

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:padstack保存位置
下一篇:请问各位allegro concept 做原理图的案子如何快速的placement

PCB设计培训课程推荐详情>>

  网站地图