• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > part developer中全局管脚的显示问题?

part developer中全局管脚的显示问题?

录入:edatop.com     点击:
在part developer里面做FPGA库时电源地等信号必须要放到全局信号里面,但是CONCEPT HDL里面全局的电源地等都是不显管脚的,那我怎么给不同的电源接不同的电压呢?有什么办法让电源地之类的显示吗?做FPGA库到底是怎么做的呢?多谢多谢~~~

自己顶一下,怎么都没人回复呢?大家都没遇到这种问题?

两种方法,一种是你把所有的电源、地管脚全部设置为passive类型,另一种则是在fpga封装中标明每一个地、电源,如:GND1,GEND2...

    你这第一种方法什么意思呢?能不能具体点啊?我好像都没有看到有这个设置呢?多谢啦

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:请教一下,allegro的xnet计算等长的时候有没有把过孔算进去?
下一篇:怎么自己定义过孔?

PCB设计培训课程推荐详情>>

  网站地图