易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 约束规则的疑问

约束规则的疑问

录入：edatop.com 点击：

问个比较菜的问题，约束规则的,
里面的** 代表啥意思啊?

任意的，如pin to pin 就是任意相邻管脚间距，也就是全局默认设置

**代表的是所有层设置的参数不是全一样的，这样可以根据实际要求灵活设置参数

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：微带线、带状线的传输延迟是多少？
下一篇：在Allegro中设计的元器件的实际大小如何测量？

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行