• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 163 里生成DRILL CHART时为什么VIA没有tolerance?

163 里生成DRILL CHART时为什么VIA没有tolerance?

录入:edatop.com     点击:
RT:163 里生成DRILL CHART时为什么VIA没有tolerance? 是哪里设置有问题吗?

default-mm.dlt or default-mil.dlt

还是不明白啊?楼上的可以解释清楚点吗

晕,,如果焊盘都没有tolerance的话,drill表里就没有!

在建via时,tolerance没有添加

是否如下图


Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Cadence原理图时:如何显示信号的物理物理位置?
下一篇:叠层设置中的Shield一项是做什么用的啊!拜托了~

PCB设计培训课程推荐详情>>

  网站地图