- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
sharp和所有网络的VIA变全连接了。怎么解决？
录入：edatop.com 点击：
铺铜后，更改了sharp to via的间距约束。sharp和所有网络的VIA变全连接了。怎么解决?
正常的
修改约束后，不正常显示
修改SHARP的任何约束都会导致这样的结果。
正常的
修改约束后，不正常显示
shape parameters 里的 shape fill, update to smooth更新下。同时dynamic fill设为 smooth
呵呵！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：为什么生成的DRL文件提示TOOL numbers with no size？
下一篇：请教 allegro BGA256封装的问题(已解决)
