- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
allegro中怎么在class之间进行线长长度的约束？
录入：edatop.com 点击：
各位大牛，我在做一个DDRSDRAM的布线的约束，其中有一个就是要求：数据信号 长度< 地址控制信号长度 < 时钟信号长度。由于，这三组信号线都是定义成了netclass。不知道怎么在allegro中进行设置，才能实现这样的约束。
这里先谢谢啦。
这里先谢谢啦。
以上三组信号的组间长度差控制在10mm（390mil）以内。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：16.3 Hotfix 022 國外伺服器
下一篇：快速设置层叠结构问题
