- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教关于16.3的区域约束条件
录入：edatop.com 点击：
看了15.5的视频发现有个区域约束规则，正好我布差分线，器件内部有一小段和外部的约束条件不一样，就想着是不是要用到这个区域约束规则，但16.3好像和15.5不一样，我找了半天也不知道怎么设！希望高手能给点指导
是不是這个
15.5 ---- Board Geometry -> Constraint_Area
16.3 ---- Areas -> Constraint Reg... -> Through All
http://www.eda365.com/thread-19134-1-1.html
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：高亮显示连接了为什么还有鼠线（飞线）
下一篇：Cadence.OrCad.v16.3安装问题，同时一个安装包在两台电脑安装，一台可以，一台不可以
