• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > allegro 16.2 在win7里导入网表的问题!

allegro 16.2 在win7里导入网表的问题!

录入:edatop.com     点击:
烦请有人给指导一下!
在原理图中DEC与生成NET LIST 都没有报错!
小弟在这先行谢谢各位!
如图:


本人已解决!

我的还不行,导入PCB,在勾选放置元件到板上,却看不到元件,等于放空气一样!~麻烦详细指点一下!

你可是把你的错误发上来看看好吧,我也是初学,我们一起搞,兴许都能够解决的!

Cadence Design Systems, Inc. netrev 16.0 Fri Apr 29 11:35:19 2011
(C) Copyright 2002 Cadence Design Systems, Inc.
------ Directives ------
RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
SCHEMATIC_DIRECTORY 'Z:/project/907/A1';
BOARD_DIRECTORY '';
OLD_BOARD_NAME '907.brd';
NEW_BOARD_NAME '907.brd';
CmdLine: netrev -$ -i Z:/project/907/A1'  -y 1  -z Z:/project/907/A1' /#Taaaaaa02688.tmp
------ Preparing to read pst files ------
#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected
netrev run on Apr 29 11:35:19 2011
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  2 errors detected
No oversight detected
No warning detected
cpu time      0:00:29
elapsed time  0:00:00
你好,上面是我将网表导入allegro时出错,情形和小编的一样,到现在还没找到原因,希望小编指点一下,谢谢!
封装是我自己做的,PAD和PSM路径也都设置好了,就是网表无法导入allegro.

1、输出网表时有没有错;
2、输入网表时一错误,在file\viewlog里仔细查看;
3、在TOOL里放置时,能否看到元件个数;
4、在手动放置的时候,如出现问题,请查看输入命令窗口的提示。
我就是这么做的!

请问小编,如何解决的,你的Cadence在Win7下可以仿真吗?

这种问题如何解决。按照你说的方法去检查了。导入网络还是0原件,封装路径设置OK

求这个问题的解决方法。谢谢。

需要以管理员身份运行程序就可以

六楼的封装没有找到,看看是不是封装的路径不对,或者封装的焊盘不对,,又或是封装改名了之类的

封装的路径,封装的焊盘,封装命名不能用这些字符'#%&()*+-./:=>?@[]^_`|'( N( t:

可以强行导入看看,没有FLASH的过孔元件是放置不出来的,全部停在库里

你这个问题是怎么解决的呢?我的问题和你一样

请问下小编的问题是怎么解决的呀烦请有人给指导一下!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Cadence Allegro发布最新16.5版本
下一篇:按页放置元件出现问题,请大家帮忙一下!

PCB设计培训课程推荐详情>>

  网站地图