• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 请教Design Entry CIS的基础问题:关于页面间连接的处理方式

请教Design Entry CIS的基础问题:关于页面间连接的处理方式

录入:edatop.com     点击:

先说明下情况:
以前复杂点的原理图都是用A3幅面,都在一张图上,所以从来没用过页面间连接。
这次脑子发热,忽然觉得原理图分成一张张的打出来很帅,结果就遇到了不同页面间的电气连接问题。
现在的状况是:
在ALTIUM DESIGNER里面,所有同属于一个项目文件下的原理图,不同页面间同网络名的网络是自动连接在一起的。
在Design Entry CIS里,不同页面间的电气连接要用专门的连接方式手动加以区别、确立连接关系。
如果一个图纸足够复杂,两张图纸中需要连接的网络多达几十个、上百个甚至更多时,难道都要这样一个个盯着去标注?
我认为以CADENCE的强大和ORCAD的久负盛名,不应该是这么悲剧吧?一定是我这个小菜苗学艺不精,因此特地向高手们讨教一下:是不是有一个什么样的设定,可以实现同项目不同页面同网络名之间的自动连接?
请不要出类似把同网络名的模块都放到一张图的主意——很多时候出于结构、读图、幅面需要……不用多解释了的吧

帮你顶一顶

在Design Entry CIS里,不同页面间的电气连接要用专门的连接方式手动加以区别、确立连接关系
//这个不需要啊,只要网络名一样,不同页面间的器件自动就连接了。不是一定需要加offpage的

应该不需要,肯定是自动连接啦

应该要有个port出口呗,不然只是拉条线,用个net alias的话,他只会将同页面中相同的网络连在一起

感谢楼上各位兄弟出手相助,谢谢!我现在理解了,在Design Entry CIS里,不同页面间的同名网络,其实已经根据名属关系建立了连接,不过可能出于通行的严格绘图规范要求,对于没有进行OFF-PAGE CONNECTOR连接的地方给予警告而已——这样理解没错了吧?
其实我也就是因为那一堆警告闹心才想起来向大家请教的。

貌似你的理解是错误的。在Design Entry CIS中,除了全局变量,也是就通过

按钮放置的VCC,GND等信号,不同页之间相同名称的NET是连接的,其他通过

放置的NET,不同页之间的NET既使名称相同,也是连接的,系统会自动添加后缀区分,比如在第一页有NET名称为spi_clk,第二页也有名称spi_clk,系统可能会将这两个NET自动命名为:spi_clk_n00001  spi_clk_n00002,也就是说,二者没有连接。
这点和Altium有很大不同,也体现了OrCAD的严谨性。至于你说的,如果两个页之间要连接的NET过多,使用分页连接符麻烦问题,你也可以复制过去嘛,如果向Alitum那样,不同页之间NET只要名称相同便可连接,那还要分页连接符干什么呢?而且如果项目很复杂的话,在Altium软件中,在某个页使用了一个NET,总要清楚其他页是否使用了这个NET没有,很容易将原本不希望连接的NET连到一起

回复 zhuyt05 的帖子
打开新画的多页图纸核实了一下,兄弟说的确实没错——确实同名网络在不同页面间是不同名的,好像从第二页图纸开始,除了电源类网络名之外,其它普通网络名称被加了统一的后缀,以此类推……
崩溃啊,这样固然严谨了,但是工作量就太大了,一个插座80腿,放俩就160个,加上其它的连接,总量接近三百,就算变通了处理……
要是碰到更复杂的?!

我认为网络名本身就应该有唯一性,不管你是不是同一页,就该做到不同网络不同名。
像7楼兄弟说的这个情况,出网表肯定可以,但阅读必定是极其痛苦的。
说复杂的,你们去看看商业笔记本的线路图吧,60~70页,A3页幅。

讨论的真热闹!页间相连的net必须用页间连接符号!

不同的页面,即使网络名称相同,不会自动连接。需要用off-page或者PORT。

现在看来,不得不按着标准的操作进行了。
不过,个人认为,虽然这种设定方式可以被冠之以严谨之名,虽然可以有种种操作者应对的方便之策,但是为了不同页面间的网络连接要耗费这么大的工作量——类似前面某兄举例的笔记本原理图,在不同页面、不同元器件之间反复切换、对照、输入、校对——无论如何,这种设定不能被称之为科学!
我想,在ALTIUM只要是同项目,所有同名网络自动连接这种不严谨、和ORCAD这种所有不同页面上百、数百个网络必须人工操作的非常严谨之间,难道就不能有一个平衡点么?
哎,以上,我知道只是一厢情愿,现在的几大EDA公司,不会轻易做出改变的,无论谁放弃自己多年来的设计特色而向另一家倾斜,只怕都是他们的奇耻大辱,况且向别人的某款特色进行模仿,只怕又惹来致命的专利官司。

大家忽略了原理图复用这种情况,我先举软件编程的例子.编写过软件程序的人都知道,好的程序要采用模块化编程,不同函数之间采用参数进行传递,要尽量少使用全局变量.
同样,如果一个项目有多个人设计原理图,比如小王设计单片机主电路,小张设计串口电路,小李设计CAN总线电路,三人只需要提供互联的接口即可,也就是分页连接符.至于其他NET,在OrCAD中不同原理图之间即使名称相同也不连接,这相当于局部变量,在Altium中就比较麻烦了,每个人在使用NET时,都要考虑其他人是否采用了这个NET,这将造成效率低下
或者再举另一种情况,比如自己做一个项目用到一个串口电路,以前的项目设计过这个电路模块,那么在OrCAD中只要把原来的电路图拷过来就行了.但在Altium中,要考虑这个电路模块中是否采用了NET,要保证这个NET不被其他原理图使用,否则他们将连接到一起.在Alitum中,根本就看不出某个NET在哪些原理图中出现过.
而且,即使是像Altium那样不同页之间相同NET连接到一起,同一个NET你照样要在不同原理图页中输入多次,这和OrCAD在不同页之间放置多个分页连接符,并不能省多少时间.向LZ举的那个例子,一个接插件80个引脚,要在2个原理图互联,要输入80*2=160个分页连接符,如果是Alitum采用同名NET连接,你照样要在2个原理图中输入80*2=160个NET,也不省时间吧.其实原理图复杂了,采用层次结构比较好,可以自动生成Port

回复 zhuyt05 的帖子
一个小小的问题,得到这么多热心人的帮助,很高兴!很感谢!
zhuyt05两次阐述了看法,而且每次都很详尽到位,向你致谢之余,更要致敬!

本来提这个问题很有些不好意思,因为太不入流了,不过看了各位特别是zhuyt05的解答,我倒是受到启发:一款软件的普及,除了技术层面的阻碍之外,观念上的桎梏也同样足以左右人的选择。

所幸zhuyt05最终的解答,让我完全理解、接受了Design Entry CIS的处理方式。

最后,再次感谢各位朋友!再次感谢zhuyt05!

回复 见风就动 的帖子
小编的回复,非常好,那位解释的也非常好,像你们致敬!

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:等长线中的高亮线
下一篇:netin问题

PCB设计培训课程推荐详情>>

  网站地图