• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 原理图完成之后,导出网表的时候, 报错!

原理图完成之后,导出网表的时候, 报错!

录入:edatop.com     点击:
Using PSTWRITER 16.3.0 p002Apr-12-2011 at 11:35:05 }
#1 Error   [ALG0012] Property "PCB Footprint" missing from instance U4: SCHEMATIC1, PAGE1 (15.81, 5.61).
#8 Error   [ALG0031] Pin number missing from Pin "IN" of Package TPS7A4533_0 , U4: SCHEMATIC1, PAGE1 (15.81, 5.61). All pins should be numbered.
基本上全是上面两种错误?
问题 (针对PCB设计):
1)  是不是自动导出网表的时候,在原理图里面必须给每个元件一个 footprint? 而且要确定引脚的number?
2)    如果原理图当中的footprint, 封装库里面并不存在,这个时候, 想换另外一种封装形式的话,是否需要回过去修改原理图?
3)    版图完成之后, 是否必须做一个版图和原理图之间的关联检查? 有点像IC设计的LVS。  

原理图中的symbol或者你调用的symbol的PIN必须要有PIN NUMBER,你调用的元器件要有footprint,否则会出现第一个错误;
如果想要换封装,把你要用的封装名写到元器件的footprint中,在allegro中把路径指向你调用的封装所在的文件夹。

原理图要进行DRC查找错误的,查找项可以自己选择;

回复 cccccc32 的帖子
cccccc32:
你说的这个DRC, 是不是指的是pcb的DRC?

不是PCB的DRC,是orcad里面的,在tools->design rules check,选择要check的项即可。

回复 cccccc32 的帖子
意思是还是检查原理图的DRC?
我想知道,生成的网表文件到底有什么用?

你的原理图中有错误时导出网标失败或者出错,你要查找原因,运行DRC找出原理图中的错误,比如元器件序号重复、封装有错误等;
网表是原理图和PCB的链接文件,PCB中的所有电气信息、封装信息都是由网表里面的信息产生的;

网表文件包括你原理图中所有电气属性和信息,还有一些比如你在原理图里设置room、设置差分对的信息都在netlist内;

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:求助!Cadence+Allegro制作封装时找不到自制焊盘 版本号16.3
下一篇:请教约束规则

PCB设计培训课程推荐详情>>

  网站地图