- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请教在candence的差分线规则约束
录入：edatop.com 点击：
各位大虾：
请问有谁知道在capture里设定差分的线宽，线距等约束规则。请指教一下。我看过别人电路有这样的设定，但是自己没有搞懂怎么去设定。
请问有谁知道在capture里设定差分的线宽，线距等约束规则。请指教一下。我看过别人电路有这样的设定，但是自己没有搞懂怎么去设定。
在allegro先新建差分对，然后里面设置，具体位置在setup->constraints->electrical constraint sets下设置，此处只设置差分对内约束，差分对与其他信号间距与普通设置方法相同。
差分对在capture里面或者allegro里面都可以设置，allegro里面在logic下设置；
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：请问：allgero PCB中如何自动把全部元件编号放在元件中间？
下一篇：怎么样设置就可以通过鼠标控制视图的大小
