• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 16.3版本原理图无法生成网表啊!

16.3版本原理图无法生成网表啊!

录入:edatop.com     点击:

16.3版本原理图无法生成网表啊!好几个原理图在16.3版本都不能生成网表,不知道是什么原因.图片是报错对话框.
命令行是这样的提示:
Menu "Tools::Create Netlist" | DialogBox  "OK" "C:/DOCUME~1/ADMINI~1/LOCALS~1/Temp/CAPTURELOG/Mon_May_30_22_20_27_2011/Dynamic dialog_25.xml" | MessageBox "OK" "Design H:/SMIT/1801/TEST.DSN w"


log 中的detail贴上来看看

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:看了allegro16.5新功能中文介绍发现有shape按钮.
下一篇:allegro的iff接口有问题!

PCB设计培训课程推荐详情>>

  网站地图