• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 负片层Antietch问题

负片层Antietch问题

录入:edatop.com     点击:
有谁遇到过,在铺负片层时,不能认Antietch的?该怎么解决?

你的意思是不是你生成PLANE结果没有按ANTI生成,而是成生一大片

嗯,问题要问清楚··

gerber是rs274x,15.7版本以上不需要antietch。删除antietch

楼上答非所问啊

小编 可否把问题说得详细点不

回复 weving 的帖子
明明提到把antietch线删掉,15.7版本以上,和gerber格式有关系,岂是答非所问。

回复 txrjy08 的帖子
他是问在负片层铺铜的时候认不到ANTI.
你说的删掉ANTI是后面出GERBER的事了,不知你VCC层画shape是怎么画.手动画吗..
我们是画ANTI然后生成PLANE的..现在我估计他是画了ANTI,但是生成的时候认不到ANTI,直接就生成了一大块PLANE..

15.7版本以上,负片层不需要画antietch线,也不需要route keepin,直接铺铜皮。如果antietch线不删除,同层不同类的电源很可能出问题,出光绘后变成一块铜皮

估计他是没认出ANTIETCH,铜连在一起了。你把板边的ANTIETCH去掉以后再铺,应该就可以了。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:PADS2007 使用move命令的时候,怎么看不见元件移动的轨迹?
下一篇:求助:关于Flash焊盘无法显示的问题

PCB设计培训课程推荐详情>>

  网站地图