• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 走线时如何实时控制等长?

走线时如何实时控制等长?

录入:edatop.com     点击:



如上图所示,我有一组线需要等长处理,所以有些线需要绕线处理,在绕的时候我如何实时知道该线已走得足够长了呢?
图中的RDly -2715代表什么呢?
而SPhase -55.37应该是差分对之间的差异吧?

SPhase 是差分信号线(对线)的长度差;RDly 代表matchgroup内的长度差。
按图上显示的你只组线没有总长的要求,那么只要以matchgroup中最长的一根net为基准来绕线就OK了,你可以在constraints set中查看具体长度。

正解 顶个!

学习一下

请教一下,为什么有两个进度条实时的显示,是怎样设置的?我一般等长只能看到Rdly一个!我觉得这样显示,走千兆网看起来很方便!谢谢

两个条,一个是等长约束,一个是差分耦合约束,我是这样理解的,呵呵

请教一下,这两个实时显示的进度条需要设置哪些变量?谢谢

在等长线走线时,需要在规则里设置需要等长来走的net的class,并且设置你所需要的长度范围,图中所显示的是你在设置显示项时出来的,有一个应该是现在你所画的这条线的长度,另外一个我也忘记了,如果还有什么问题可以沟通,我现在没用了有些忘记了,所以还是去设规则并且在走线时实时显示线长你就能看到你与所要求的等长还差所长的线。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:鼠线怎么不在元件的正中呢
下一篇:创建Shape是否自动会有soldermask属性了

PCB设计培训课程推荐详情>>

  网站地图