• 易迪拓培训,专注于微波、射频、天线设计工程师的培养

差分等长求助

录入:edatop.com     点击:


在进行差分拉线的时候,发现2根差分线走出来的长度差异很大,如上图所示。我本来想控制2线长度差在5mil以内,差分对内线间距设的较大,为19mil。为什么会差异如此之大呢?

转弯的时候有的线是内角,有的县是外脚,这个是有区别的。在你的图中有2个拐弯,调整两个拐弯的长度相等试试。还有就是可以右键,single trace mode来调整等长。

1.可能有pin delay:也就是说你的差分线接到bga上,bga芯片本身有有内部长度,加到差分线的总长上了
2.可能有线头:在你走的线上可能夹杂了线头,最有可能是在打via换层的地方有线头

19mil也算大啊,你让哥经常碰到的几十mil的偏差时情何以堪?把其中的一根线在靠近IC的地方弯一点点就可以了。你会发现十几mil其实很短。

19mil是指我设置的差分对之间的间距。
实际2根差分线之间的长度差达到90mil。

我show element每根线发现差异确实表现在走线上,由于拐弯导致某根线大部分在内侧,所以累计到80到90mil。

显然间距越小,等长越容易控制!

回复 coyoo 的帖子
我晕,你设这么大的差分间距?不管有没有阻抗控制要求,19mil的间距已经是超级松耦合了。设小点吧,最好10mil以内,阻抗实在控制不,把平面层掏空。

我在想差分对2根线长度差在100mil以内不会有什么问题吧?!

前面说得都不对..球长两根基本上是一样长的.你发上来的图只截了一端.另一端接得不完全配对吧?..你把另一端发来看看可以怎么解决

Please check:


另外还有下面一小段:


如图所示,走内侧的那根线,通过show elment查看发现每一段都比外侧那段短10到20mil不等,所以累积下来就有40mil,甚至有的有80到90mil的差异。

主要是间距过大,导致走在每个转弯内侧的那根线会更短,就像赛车,走内道路径短,容易超车。

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:16.3 pad_designer中的两个选项
下一篇:Orcad capture导allegro的网络表需要满足以下条件就不会报错?

PCB设计培训课程推荐详情>>

  网站地图