• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 覆静态铜时,明明指定了网络,还是变成孤铜.

覆静态铜时,明明指定了网络,还是变成孤铜.

录入:edatop.com     点击:
从颜色上看,也指派到了VCC,如图一,但势行删孤铜时,它变成了可删除的孤铜.如图二.而同样是VCC,我在别处加的静态铜却没有变成可删除的孤铜,我试了很多遍了,找不出问题出在哪?请高手指教,谢谢.




看那两个小shape的属性,确认一下是不是加上了网络

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:16.2 Visibility 设定
下一篇:PCB中,如何批量删除没有信号的多余线段

PCB设计培训课程推荐详情>>

  网站地图