• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 请高手帮忙看看这个DRC

请高手帮忙看看这个DRC

录入:edatop.com     点击:
这玩意儿老弄不掉,移动一下就没了,但一update DRC 它又会跑出来。
请帮忙看看该怎么干掉它?Thanks!


你看看约束管理器里面是不是没把这个过孔加在对应网络的物理属性里,就在过孔属性那一栏,看你这样子应该用的16.3吧,只拿16.3做过一块板子,约束管理器变了好多好多,一开始很不习惯的

via list指定的区域只能使用某些种类的过孔。你先看下这个孔类型,是否在允许设置的孔类型里。via list drc设置关闭操作:setup/constraint/modes/physical modes下的vialist drc选择off

回复 wjzter 的帖子
谢了哥们,还真是,还不太习惯用16.3。
我已经check过via list,也跑过database check。可还是不行。
而且还有一个特点,它不是全部报DRC,部分地方才有。可能这次有的,下次update DRC就没了。这次没有的,下次update DRC又可能出DRC来了!我试过其它的板都没问题,只有这一块跟我过不去。搞不懂!郁闷!


回复 txrjy08 的帖子
恩,谢谢!vialist DRC off是个方法。但感觉还是治标不治本哦。
按我个人理解,DRC report上说constraint value是none,而我的actual value 是有via,所以它报错。
但是我constraint 里面实际上是设置有via的。所以,结论=软件bug?

如果真这样的话,差不多能是bug了

回复 wjzter 的帖子
哈哈,还好它不影响什么。但我看着它就是不爽,我再研究研究。搞定了再跟大家分享!

回复 wesley 的帖子
图上所示,constraint value为空,actual value是via24rd12.drc错误原因是constraint value里没有这类孔,所以你把via24rd12添加到constraint value里。physical constraint set/vias,edit via list窗口下选择via24rd12双击,添加到via list,ok就可以了。

wesley 找到原因没有,,,最近也经常出现这个错误

我最近也遇到这个同样的问题了,而且每次update DRC后错误的数量都不一样,,一会多,一会少,真搞不懂,请知道的回复一下啊,问题解决不了很烦啊,谢谢了

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Cadence布局布线的动态修改问题
下一篇:求救 16.5 安装补丁 路径

PCB设计培训课程推荐详情>>

  网站地图