生成网络表不成功

回复 luozuowen 的帖子
为什么不用默认的了?

是不是一定要默认的啊?如何设置为默认呢?指点下我吧

你点那个setup
然后有个文件
默认的内容是这个
[ComponentDefinitionProps]
ALT_SYMBOLS=YES
CLASS=YES
PART_NUMBER=YES
TOL=YES
VALUE=YES
POWER_GROUP=YES
SWAP_INFO=YES
[ComponentInstanceProps]
GROUP=YES
ROOM=YES
VOLTAGE=YES
FSP_LIB_PART_MODEL=YES
FSP_IS_FPGA=YES
FSP_INSTANCE_NAME=YES
FSP_INSTANCE_ID=YES
[netprops]
ASSIGN_TOPOLOGY=YES
BUS_NAME=YES
CLOCK_NET=YES
DIFFERENTIAL_PAIR=YES
DIFFP_2ND_LENGTH=YES
DIFFP_LENGTH_TOL=YES
ECL=YES
ECL_TEMP=YES
ELECTRICAL_CONSTRAINT_SET=YES
EMC_CRITICAL_NET=YES
IMPEDANCE_RULE=YES
MATCHED_DELAY=YES
MAX_EXPOSED_LENGTH=YES
MAX_FINAL_SETTLE=YES
MAX_OVERSHOOT=YES
MAX_VIA_COUNT=YES
MIN_BOND_LENGTH=YES
MIN_HOLD=YES
MIN_LINE_WIDTH=YES
MIN_NECK_WIDTH=YES
MIN_NOISE_MARGIN=YES
MIN_SETUP=YES
NET_PHYSICAL_TYPE=YES
NET_SPACING_TYPE=YES
NO_GLOSS=YES
NO_PIN_ESCAPE=YES
NO_RAT=YES
NO_RIPUP=YES
NO_ROUTE=YES
NO_TEST=YES
PROBE_NUMBER=YES
PROPAGATION_DELAY=YES
RELATIVE_PROPAGATION_DELAY=YES
RATSNEST_SCHEDULE=YES
ROUTE_PRIORITY=YES
SHIELD_NET=YES
SHIELD_TYPE=YES
STUB_LENGTH=YES
SUBNET_NAME=YES
TS_ALLOWED=YES
VOLTAGE=YES
VOLTAGE_LAYER=YES
FSP_NET=YES
FSP_BUS_INDEX=YES
[functionprops]
GROUP=YES
HARD_LOCATION=YES
NO_SWAP_GATE=YES
NO_SWAP_GATE_EXT=YES
NO_SWAP_PIN=YES
ROOM=YES
[pinprops]
NO_DRC=YES
NO_PIN_ESCAPE=YES
NO_SHAPE_CONNECT=YES
NO_SWAP_PIN=YES
PIN_ESCAPE=YES
你看是不是。

什么也没有

添加进去试试，可能就有了

添加进去是乱码

有木有人懂的?指点下

沒貼出錯誤的訊息, 無法判定

木有错误信息，什么文件也没生成，所以无从下手

点击edit 在里面从下面路径找到该文件allegro.cfg，如D:\Cadence\SPB_16.5\tools\capture\allegro.cfg

点击edit是没有设置的，在edit左边才有设置的，我也试过你像说的那样设置了，但还是不行，是不是还有别的地方我设置错误了?

11楼说的对，你点edit打开文件看看有没有4楼写的内容，如果没有是不行的。

我把\Cadence\SPB_16.5\tools\capture\allegro.cfg添加进去后，点击edit出现参数错误,我用16.2版本

你为什么不用默认的呢，你又不理解这个设置文件。
这个设置文件设置哪些sch properties可以传递到pcb