（已解决）网络表怎么看？（导入网络表出错，是什么原因）（求助）

这样的一个网络表，我们应该注意哪块?我个人感觉
Cadence Design Systems, Inc. netrev 16.2 Thu Jun 30 09:25:40 2011
(C) Copyright 2002 Cadence Design Systems, Inc.
------ Directives ------————————————这个是不是就是一些信息类的，是不是可以不看?（1）
RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
Missing symbol has error FALSE;
SCHEMATIC_DIRECTORY 'E:/WORK/飞尚气体检测项目/甲烷气体监测/硬件原理图及PCB';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'E:/Gongzuo/cadence/FAS_PCB_library/Pcb_lib(new)/text/demo_brd.brd';
NEW_BOARD_NAME 'E:/Gongzuo/cadence/FAS_PCB_library/Pcb_lib(new)/text/demo_brd.brd';
CmdLine: netrev -$ -i E:/WORK/飞尚气体检测项目/甲烷气体监测/硬件原理图及PCB -y 1 E:/Gongzuo/cadence/FAS_PCB_library/Pcb_lib(new)/text/#Taaaaaa02400.tmp
------ Preparing to read pst files ------——————————这个部分是不是专门来看错误的地方吧（2）
#1   ERROR(24) File not found
     Packager files not found
#2   ERROR(102) Run stopped because errors were detected——————————是不是就看这两个就可以啊?（3）
netrev run on Jun 30 9:25:40 2011
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  2 errors detected
No oversight detected
No warning detected
cpu time      0:00:29
elapsed time  0:00:00
哪位高手知道这个错误是什么原因造成的?不吝赐教，不胜感激！

找不到你的零件，你的零件库链接有问题。

是不是PCB 里面设置的 库、焊盘路径没搞对，还是你库和焊盘都没

楼上说的对，还有是不是可能你的封装是老版本的，先打开保存为新版本的才能使用。

问题找到了，是生成网络表的时候，保存的路径有汉字，最后复制到C盘下运行，就通过了
希望入门的同志不要犯这么低级的错误啊！