Allegro 覆铜求助

录入：edatop.com 点击：

请问一下,Allegro能不能实现如图所示的覆铜方式,就是同覆铜只在元件脚处连接,在PCB走线处自动避开.
模拟电路需要单点接地,Allegro默认的是同网络名自动覆盖,这样原来设计好的单点接地走线又全连到一块了.

变静态铜修改,如需要再变回动态铜. 也就是覆铜时不指定网络.

谢谢小编的,我刚接触这个软件,请问如何修改Shape的电气属性?
就是原来是连接到GND,如何改成连接到VCC?

还可以通过CES把相同网络的line-to-spape的间距从0mil改为8mil。
这样就不用去改静态或动态了。

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】