这是不是BUG？

录入：edatop.com 点击：

ALLEGRO16.3,装了最新33补丁，BGA自动FANOUT，在引第一、二排PIN时，删掉多余的VIA时有多余小方块显示，信号没加任何属性，郁闷15.X都没这问题嘞，求解答

刷新后还有吗?
可能是把这个当作T形结点了

刷新下试试！
难道Cadence每次都会重新写代码吗?
显然FMEA没有继承性啊。

没有这个问题啊，我也装了最新的hotfix，但是不存在小编所说的问题

郁闷，换了张板还是有这个问题唉，把两段线抓起来原地移动也解决不了
16.3不习惯，接着摸索，做图还是准备换回15.7。

16,0就这样了，何必这么紧张呢。

不是bug

不知道是不是BUG，fanout之后，如果你是只删除via保留线，并与另一线对接时，在连接处就会出现这个小框框，解决的方法就是将via和fanout时的线一并删除，再连线，就OK了

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】