• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 求助:无法生成网表

求助:无法生成网表

录入:edatop.com     点击:
原来用的都能生成,这次的原理图点击生成网表后,既不报错,也没有反应,等了10分钟还是没有结果。netrev.lst是空的,有没有高手遇到这个问题?谢谢!

回复 xiaoyu 的帖子
建议将SCH 一页一页的删掉,直到能出网表,然后找出是哪里的问题

重新进行规则检查,没有问题时,可关掉文件,重新打开再导入一般都可以,也可以反复导入几次.

谢谢各位。问题已经解决。是一个原理图的库有问题,修改后就好了。可是还是不明白,为什么不报错呢?

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:请问如何删除掉铜皮的挖空呢
下一篇:求助:cadence制作的焊盘怎样添加到封装中去?

PCB设计培训课程推荐详情>>

  网站地图