- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
请问如何在allegro里放置测试点啊？
录入：edatop.com 点击：
就是不用修改原理图，而直接在pcb上放置需要的test points，并且分配不同的nets
将TP做成VIA模式，通过天枰，将其添加
多谢！
第一步：把TP做成VIA------已经完成；
第二步：通过天枰添加-----不知如何进行?（啥是天枰?），能给出具体步骤吗?
setup\constraints...
就是在约束里，像添加VIA一样，将其添加。
不能像place元件那样添加吗?
汗，这样添加不是更方便，又不需要修改原理图，不正合你意！
还是不太明白
难道是修改这个：
如下图，添加
如下图，添加
测试点
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：各位大侠，小弟突发奇想！
下一篇：等长处理的时候怎么考虑上下拉电阻
